Kamis, 20 Desember 2012

Newtonn Raphson Method Metleb 3 Bus


% Question #5A Newton-Raphson method
clear; clc;
V = [1.0; 1.03; 1.0];
d = [0; 0; 0];
Ps=[4 ; -5];
Qs= -3.5;
YB = [ -j*75 j*50 j*25
j*50 -j*75 j*25
j*25 j*25 -j*50];
Y= abs(YB); t = angle(YB);
iter=0;
while iter < 2
iter = iter +1
P=[V(2)*V(1)*Y(2,1)*cos(t(2,1)-d(2)+d(1))+V(2)^2*Y(2,2)*cos(t(2,2))+V(2)*V(3)*Y(2,3)*cos(t(2,3)-d(2)+d(3));
V(3)*V(1)*Y(3,1)*cos(t(3,1)-d(3)+d(1))+V(3)^2*Y(3,3)*cos(t(3,3))+V(3)*V(2)*Y(3,2)*cos(t(3,2)-d(3)+d(2))];
Q= -V(3)*V(1)*Y(3,1)*sin(t(3,1)-d(3)+d(1))-V(3)^2*Y(3,3)*sin(t(3,3))-V(2)*V(3)*Y(3,2)*sin(t(3,2)-d(3)+d(2));
J(1,1)=V(2)*V(1)*Y(2,1)*sin(t(2,1)-d(2)+d(1))+V(2)*V(3)*Y(2,3)*sin(t(2,3)-d(2)+d(3));
J(1,2)=-V(2)*V(3)*Y(2,3)*sin(t(2,3)-d(2)+d(3));
J(1,3)=V(2)*Y(2,3)*cos(t(2,3)-d(2)+d(3));
J(2,1)=-V(3)*V(2)*Y(3,2)*sin(t(3,2)-d(3)+d(2));
J(2,2)=V(3)*V(1)*Y(3,1)*sin(t(3,1)-d(3)+d(1))+V(3)*V(2)*Y(3,2)*sin(t(3,2)-d(3)+d(2));
J(2,3)=V(1)*Y(3,1)*cos(t(3,1)-d(3)+d(1))+V(2)*Y(3,2)*cos(t(3,2)-d(3)+d(2));
J(3,1)=-V(3)*V(2)*Y(3,2)*cos(t(3,2)-d(3)+d(2));
J(3,2)=V(2)*V(3)*Y(3,2)*cos(t(3,2)-d(3)+d(2))+V(1)*V(3)*Y(3,1)*cos(t(3,1)-d(3)+d(1));
J(3,3)=-V(1)*Y(3,1)*sin(t(3,1)-d(3)+d(1))-2*V(3)*Y(3,3)*sin(t(3,3))-V(2)*Y(3,2)*sin(t(3,2)-d(3)+d(2));
DP = Ps-P;
DQ = Qs-Q;
DC = [DP; DQ]
J
DX = J\DC
d(2) =d(2)+DX(1);
d(3)=d(3) +DX(2);
V(3)= V(3)+DX(3);
V, d, delta =180/pi*d;
end
P1= V(1)^2*Y(1,1)*cos(t(1,1))+V(1)*V(2)*Y(1,2)*cos(t(1,2)-d(1)+d(2))+V(1)*V(3)*Y(1,3)*cos(t(1,3)-d(1)+d(3))
Q1=-V(1)^2*Y(1,1)*sin(t(1,1))-V(1)*V(2)*Y(1,2)*sin(t(1,2)-d(1)+d(2))-V(1)*V(3)*Y(1,3)*sin(t(1,3)-d(1)+d(3))
Q2=-V(2)*V(1)*Y(2,1)*sin(t(2,1)-d(2)+d(1))-V(3)*V(2)*Y(2,3)*sin(t(2,3)-d(2)+d(3))-V(2)^2*Y(2,2)*sin(t(2,2))
P_loss = P1+4-5
Q_loss = Q1+Q2-3.5

Catatan: Gunakan Noteped sebelum dimasukan kedalam Metleb
Sumber: http://imadudd1n.wordpress.com/tag/newton-raphson/

Kamis, 06 Desember 2012

DASAR LOGIKA “NOT”


Gerbang NOT juga sering disebut dengan gerbang inverter. Gerbang ini merupakan gerbang logika yang paling mudah diingat. Gerbang NOT memiliki satu buah saluran ma-sukan dan satu buah saluran keluaran. Gerbang NOT akan selalu menghasilkan nilai logika yang berlawanan dengan kondisi logika pada saluran masukannya. Bila pada saluran masuk-annya mendapatkan nilai logika 1, maka pada saluran keluarannya akan dihasilkan nilai logi-ka 0, dan sebaliknya.Gambar 1 menunjukkan rangkaian diskrit gerbang NOT yang dibangun menggunakan sebuah transistor dan dua buah resistor.
Gambar 1 Rangkaian diskrit gerbang NOT
Bila sakelar masukan A dihubungkan ke logika 1 (+Vcc), maka transistor akan kon-duksi sehingga akan ada arus mengalir dari Vcc melalui R2 dan titik C-E transistor dan selan-jutnya menuju ground. Dengan demikian maka pada titik C akan berada pada kondisi rendah (VC-E). Tetapi bila sakelar masukan A dihubungkan ke ground, maka transistor berada pada kondisi OFF/terbuka, sehingga titik C akan berada pada kondisi tinggi (Vcc). Sebuah simbol gerbang NOT ditunjukkan pada gambar 2, sedangkan tabel kebenaran untuk fungsi NOT di-tunjukkan pada Tabel 1
Gambar 2. Simbol Gerbang NOT
Persamaan Boolean untuk operasi inverter adalah Y = A. Jadi di atas A berarti NOT dan per-samaan tersebut dibaca Y = NOT A atau Y = komplemen dari A.
Tabel 1 Tabel Kebenaran Gerbang NOT

Sumber: Modul Pembelajaran Kode: Lis PTL 47 (P), 2003. Elektronika Digital DasarDepartemen Pendidikan Nasional

DASAR LOGIKA “OR”


Gerbang OR merupakan salah satu gerbang logika dasar yang memiliki dua buah sa-luran masukan atau lebih dan sebuah saluran keluaran. Suatu gerbang OR akan menghasilkan sebuah keluaran logika 1 apabila salah satu atau semua saluran masukannya mendapatkan ni-lai logika 1. Rangkaian yang ditunjukkan oleh gambar 1 akan membantu dalam memahami konsep gerbang logika OR
Gambar 1. Rangkaian Analog Gerbang Logika OR
Bila salah satu sakelar A atau B ditutup, maka lampu L1 akan menyala. Sebuah tabel kebenaran dari gerbang OR dapat digambarkan berdasarkan kombinasi dari sak elar A dan B seperti ditunjukkan pada Tabel 1.
Tabel 1. Tabel Kebenaran Gerbang OR
Suatu simbol logika digunakan untuk menunjukkan sebuah gerbang OR seperti ter-lihat pada gambar 2  Sebuah gerbang OR dapat terdiri lebih dari dua saluran masukan. Persamaan Boolean untuk fungsi OR adalah C=A+B (dibaca: C=A OR B).

Gambar 2. Simbol Gerbang logika OR dan persamaan Boolean

Sumber: Modul Pembelajaran Kode: Lis PTL 47 (P), 2003. Elektronika Digital DasarDepartemen Pendidikan Nasional


DASAR LOGIKA “AND”

Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki dua buah saluran masukan (input) atau lebih dan sebuah saluran keluaran (output). Suatu gerbang AND akan menghas ilkan sebuah keluaran biner tergantung dari kondisi masukan dan fungsinya. Rangkaian yang ditunjukkan oleh gambar 1 akan membantu dalam memahami konsep gerbang logika AND
Gambar 1 Rangkaian Gerbang Logika AND
Sakelar A dan B harus berada pada kondisi tertutup guna menyalakan lampu L1. Da-lam rangkaian logika, kita gunakan notasi-notasi yang telah umum guna menunjukkan kondi-si-kondisi yang ada seperti berikut: Sakelar tertutup(= 1); Sakelar terbuka (= 0) Lampu me-nyala (=1); Lampu padam (= 0) Sebuah tabel kebenaran dari gerbang AND dapat digam-barkan berda-sarkan kombinasi dari sakelar A dan B seperti ditunjukkan pada Tabel 1
Tabel 1 Tabel Kebenaran Gerbang AND

Perhatikan Tabel Kebenaran tersebut bahwa L1 = 1 hanya apabila kondisi A dan B = 1. Total kombinasi yang memungkinkan adalah 2N, dimana N merupakan jumlah input, da-lam hal ini maka N = 2 sehingga 22 = 4. Suatu simbol logika digunakan untuk menunjukkan sebuah ger-bang AND seperti terlihat pada gambar 2
Gambar 2. Simbol Gerbang logika AND dan persamaan Boolean

Sumber: Modul Pembelajaran Kode: Lis PTL 47 (P), 2003. Elektronika Digital DasarDepartemen Pendidikan Nasional

  

Rabu, 05 Desember 2012

PERCOBAAN 2

PENGUKURAN KOMPONEN RLC

A.    TUJUAN
   1Mampu melakukan pengukuran komponen R, L dan C
   2. Mampu membandingkan hasil pengukuran komponen R, L dan C
B.     ALAT DAN BAHAN
      1. 5 resistor yang berbeda nilainya
            2. 5 kapasitor yang berbeda nilainya
            3. 4 induktor yang berbeda jumlah lilitannya
            5. Alat ukur multimeter digital dan analog
            6. Alat ukur kapasitor dan induktor (LCR meter)
            7. Projek board
            8. Kabel jamper

C.    DASAR TEORI
           Resistor, kapasitor, dan induktor
     Cara mengukur nilai resistor, kapasitor dan induktor

D.    PROSEDUR KERJA
Kalibrasi alat ukur sebelum melakukan pengukur pada komponen-komponen R, L dan C
  1. Mengukur resistor
a.       Ukur 5 resistor yang mempunyai nilai tahanan berbeda-beda tersebut dan tulis hasil pengukurannya di tabel 1 berikut ini:
Tabel 1
Resistor
Warna 1
Warna 2
Warna 3
Warna 4
Nilai
Hasil Pengukuran
R1
R2
R3
R4
R5
   
b.      Susunlah resistor seperti pada tabel 2 dan ukur nilai resistornya
Tabel 2
No
Keterangan
Hasil Pengukuran
Hasil Perhitungan
1
Seri R1 dan R2 


2
Seri R3 dan R4


3
Pararel R1 dan R2


4
Pararel R3 dan R4


5
No. 1 dan No. 4


6
No.2 dan No. 3



  1. Mengukur kapasitor
a.       Ukur 3 jenis kapasitor yang nilainya berbeda dan hasil pengukuran dimasukan di tabel 3 berikut:
Tabel 3
Kapasitor
Jenis Kapasitor
Nilai yang Tertera
Hasil Pengukuran
C1
 Keramik


C2
 Mika


C3
 Elektrolit



b.      Susunlah kapasito tersebut sesuai dengan tabel 4 berikut dan ukur nilai kapasistansinya
Tebel 4
No
Keterangan
Hasil Perhitungan
Hasil Pengukuran
1
Seri C1 dan C2


2
Pararel C1 dan C2 


3
Seri No. 1 dan C3


4
Pararel No. 2 dan C3


5
No. 1 dan No. 2



  1. Mengukur induktor
a.       Ukur nilai 4 induktor yang nilainya berbedan dan catat hasil pengukurang di tabel 5 berikut:
Tabel 5
Induktor
Banyak lilitan
Hasil Pengukuran
L1


L2
 

L3
 

L4


   
b.      Susunlah induktor dan ukur serta tuliskan hasil pengukuran sesuai dengan tabel 6 berikut:
Tabel 6
No
Keterangan
Hasil Perhitungan
Hasil Pengukuran
1
Seri L1 dan L2


2
Pararel L3 dan C4 


3
No. 1 dan No. 2



Catatan:
Analisa hasil percobaan pengukuran diatas dengan dengan membandingkan hasil pengukuran dan hasil perhitungan serta beri kesimpulan

E.     KESIMPULAN
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................
...............................................................................................................................................